


第六章 同步时序逻辑电路(四)

秦磊华 计算机学院

6.9 复杂时序电路设计举例

CONTENT





6.9 复杂同步时序电路设计举例

1. 有限状态机概述

1) 有限状态概念

FSM(Finite-state machine) 是表示有限个状态及状态之间转移及动作等行为的模型。




6.9 复杂同步时序电路设计举例

1.有限状态机概述

2)FSM核心要素

- **状态**: 存储从过去到现在的信息;
- **转移**: 满足转移条件时状态的变化;
- **动作**: 电路的输出;




6.9 复杂同步时序电路设计举例

1.有限状态机概述

3)FSM的作用

- ◆FSM可描述对象在其生命周期内所经历的状态序列及所经历的外输入和外输出序列;
- ◆在计算机科学中, FSM被广泛用于建模行为、硬件电路系统设计、软件工程, 编译器、网络协议等。
- ◆简化了时序逻辑电路设计--状态变化及输出。



6.9 复杂同步时序电路设计举例

1.有限状态机概述

4)基本设计方法

(1) 定义输入和输出

(2) 定义状态机可能的状态、**状态转移及条件**，并进行状态化简

(3) 用二进制对状态和输出进行编码

- 状态分配或状态编码

- 输出编码

- 可能的输入编码

(4) 选择适当的逻辑实现状态和输出





- 存储逻辑的选择

- 组合逻辑的实现和优化(含激励和输出)

6.9 复杂同步时序电路设计举例

2.同步时序电路相关问题讨论





例1 101序列检测器设计及应用的讨论



6.9 复杂同步时序电路设计举例

2. 同步时序电路相关问题讨论

例1 101序列检测器设计应用的讨论




能采用这样的状态图吗？

在某些状态下，
每一个状态无法停留
(为什么停不住?)

6.9 复杂同步时序电路设计举例

2.同步时序电路相关问题讨论

例2 电路有2个外输入 X_1 和 X_2 ,当检测到 $X_1X_2X_1X_2$ 序列时输出为1, 设计该Mealy型电路



y_2y_1	$y_2^{n+1}y_1^{n+1}/Z$			
	$x_1x_2=00$	$x_1x_2=01$	$x_1x_2=11$	$x_1x_2=10$
00	00/0	00/0	11/0	01/0
01	01/0	11/0	11/0	01/0
11	11/0	00/0	11/1	10/0
10	10/0	11/1	11/0	01/0


只要输出为1
回到原处,
都可以嵌套

$$D_2 = X_1X_2 + X_2\bar{Y}_2Y_1 + \bar{X}_2Y_2Y_1 + \bar{X}_1Y_2\bar{Y}_1$$
$$D_1 = X_1X_2 + \bar{Y}_2Y_1 + X_1\bar{Y}_1 + \bar{X}_1\bar{X}_2Y_1 + X_2Y_2\bar{Y}_1$$
$$Z = X_1X_2Y_2Y_1 + \bar{X}_1X_2Y_2\bar{Y}_1$$

6.9 复杂同步时序电路设计举例

2.同步时序电路相关问题讨论


例2 电路有2个外输入 X_1 和 X_2 ,当检测到 $X_1X_2X_1X_2$ 序列时输出为1, 设计该Mealy型电路



$$D_2 = X_1X_2 + X_2\bar{Y}_2Y_1 + \bar{X}_2Y_2Y_1 + \bar{X}_1Y_2\bar{Y}_1$$

$$D_1 = X_1X_2 + \bar{Y}_2Y_1 + X_1\bar{Y}_1 + \bar{X}_1\bar{X}_2Y_1 + X_2Y_2\bar{Y}_1$$


$$Z = X_1X_2Y_2Y_1 + \bar{X}_1X_2Y_2\bar{Y}_1$$



6.9 复杂同步时序电路设计举例

2.同步时序电路相关问题讨论

例2 电路有2个外输入 X_1 和 X_2 ,当检测到 $X_1X_2X_1X_2$ 序列时输出为1, 设计该Mealy型电路



y_2y_1	$y_2^{n+1}y_1^{n+1}/Z$ 全为0			
	$x_1x_2=00$	$x_1x_2=01$	$x_1x_2=11$	$x_1x_2=10$
00	00/0	00/0	11/0	01/0
01	01/0	11/0	11/0	01/0
11	11/0	00/0	00/1	10/0
10	10/0	00/1	11/0	01/0

$$D_2 = \bar{X}_1\bar{X}_2Y_2 + X_1X_2\bar{Y}_1 + \bar{X}_2Y_2Y_1 + X_2\bar{Y}_2Y_1$$


$$D_1 = Y_2\bar{Y}_1 + X_1\bar{Y}_1 + \bar{X}_1\bar{X}_2Y_1$$

$$Z = X_1X_2Y_2Y_1 + \bar{X}_1X_2Y_2\bar{Y}_1$$

6.9 复杂同步时序电路设计举例

2.同步时序电路相关问题讨论


例2 电路有2个外输入 X_1 和 X_2 ,当检测到 $X_1X_2X_1X_2$ 序列时输出为1, 设计该Mealy型电路



$$D_2 = \bar{X}_1\bar{X}_2Y_2 + X_1X_2\bar{Y}_1 + \bar{X}_2Y_2Y_1 + X_2\bar{Y}_2Y_1$$

$$D_1 = Y_2\bar{Y}_1 + X_1\bar{Y}_1 + \bar{X}_1\bar{X}_2Y_1$$


$$Z = X_1X_2Y_2Y_1 + \bar{X}_1X_2Y_2\bar{Y}_1$$



6.9 复杂同步时序电路设计举例


2. 同步时序电路相关问题讨论

例2 电路有2个外输入 x_1 和 x_2 , 当检测到 $x_1x_2x_1x_2$ 序列时输出为1, 设计该Mealy型电路



若不允许两位同时有效


无2个同时有效



6.9 复杂同步时序电路设计举例

2.同步时序电路相关问题讨论

例2 电路有2个外输入 x_1 和 x_2 ,当检测到 $x_1x_2x_1x_2$ 序列时输出为1, 设计该Mealy型电路



y_2y_1	$y_2^{n+1}y_1^{n+1}/Z$		
		x_1	x_2
00	01/0	x_1	
00	00/0	$\overline{x_1}$	
01	11/0		x_2
01	01/0		$\overline{x_2}$
11	10/0	x_1	
11	11/0	$\overline{x_1}$	
10	00/1		x_2
10	10/0		$\overline{x_2}$

定的填0

6.9 复杂同步时序电路设计举例

2.同步时序电路相关问题讨论

例2 电路有2个外输入 x_1 和 x_2 ,当检测到 $x_1x_2x_1x_2$ 序列时输出为1, 设计该Mealy型电路

y_2y_1	$y_2^{n+1}y_1^{n+1}/Z$			
	$x_1x_2=00$	$x_1x_2=01$	$x_1x_2=11$	$x_1x_2=10$
00	00/0	00/0	11/0	01/0
01	01/0	11/0	11/0	01/0
11	11/0	00/0	00/1	10/0
10	10/0	00/1	11/0	01/0



y_2y_1	$y_2^{n+1}y_1^{n+1}/Z$		
		x_1	x_2
00	01/0	x_1	
00	00/0	$\overline{x_1}$	
01	11/0		x_2
01	01/0		$\overline{x_2}$
11	10/0	x_1	
11	11/0	$\overline{x_1}$	
10	00/1		x_2
10	10/0		$\overline{x_2}$

6.9 复杂同步时序电路设计举例

2.同步时序电路相关问题讨论

例2 电路有2个外输入X和Y,当检测到XYXY序列时输出为1，设计该Mealy型电路

y ₂ y ₁	y ₂ ⁿ⁺¹ y ₁ ⁿ⁺¹ /Z		
		x ₁	x ₂
00	01/0	x ₁	
00	00/0	$\overline{x_1}$	
01	11/0		x ₂
01	01/0		$\overline{x_2}$
11	10/0	x ₁	
11	11/0	$\overline{x_1}$	
10	00/1		x ₂
10	10/0		$\overline{x_2}$

对不完整的状态转换表，如何得到激励函数？

$$D_2 = \overline{Y_2}Y_1 X_2 + Y_2Y_1 + Y_2\overline{Y_1}\overline{X_2}$$

$$D_1 = \overline{Y_2}\overline{Y_1} X_1 + \overline{Y_2}Y_1 + Y_2Y_1\overline{X_1}$$


$$Z = Y_2\overline{Y_1} X_2$$

6.9 复杂同步时序电路设计举例

2.同步时序电路相关问题讨论

例2 电路有2个外输入X和Y,当检测到XYXY序列时输出为1，设计该Mealy型电路

y_2y_1	$y_2^{n+1}y_1^{n+1}/Z$		
		x_1	x_2
00	01/0	x_1	
00	00/0	$\bar{x}_1$	
01	11/0		x_2
01	01/0		$\bar{x}_2$
11	10/0	x_1	
11	11/0	$\bar{x}_1$	
10	00/1		x_2
10	10/0		$\bar{x}_2$






$$D_2 = \bar{y}_2 y_1 x_2 + y_2 y_1 + y_2 \bar{y}_1 \bar{x}_2 \quad D_1 = \bar{y}_2 \bar{y}_1 x_1 + \bar{y}_2 y_1 + y_2 y_1 \bar{x}_1 \quad Z = y_2 \bar{y}_1 x_2$$

该电路能正常工作吗？

6.9 复杂同步时序电路设计举例

2. 同步时序电路相关问题讨论


例2 电路有2个外输入 X_1 和 X_2 , 当检测到 $X_1X_2X_1X_2$ 序列时输出为1, 设计该Mealy型电路



6.9 复杂同步时序电路设计举例

3. 模可变的计数器设计



例3 利用模16的计数器设计模10计数器。



6.9 复杂同步时序电路设计举例

3. 模可变的计数器设计

例3 利用模16的计数器设计模10计数器。





可以取哪10个状态将其变成模10计数器?

6.9 复杂同步时序电路设计举例

3. 模可变的计数器设计


例3 利用模16的计数器设计模10计数器。

0010-11-24





- ◆ 正向计数达到最大时和反向计数达到最小值时输出为1吗？
- ◆ 初值0110如何置入？

状态转移受时钟控制



什么? 异步? 置0? 不能名制? 为1是怎么来的?








变为1 可以用组合逻辑 灵活性更大

6.9 复杂同步时序电路设计举例

3. 模可变的计数器设计

例3 利用模16的计数器设计模10计数器。



◆ 正向计数达到最大时和反向计数达到最小值时输出为1吗？


◆ 正向计数达到最大时输出1如何产生？

如何设置才能使计数器正常工作？

6.9 复杂同步时序电路设计举例


3. 模可变的计数器设计

例4 如何利用模16计数器设计模100的计数器。




U

4.码表设计



6.9 复杂同步时序电路设计举例

4. 码表设计



6.9 复杂同步时序电路设计举例

4. 码表设计

如何理解“时序”？



码表输入输出及寄存器

按键操作符号	功能	类型
START	4位BCD码计数器初始化为0并开始计数	输入
STOP	计数器停止计数	输入
COMP/Store	比较计时值与原存储值大小，并存最小值	输入
RESET	重置最小计时值99.99	输入
TM	4位BCD码计数器	
SD	4位BCD码计时值存储器	

ALTB?

TSL?

数字系统 → 部件

功能 → 部件

BCD → 计数 2 → 10位

存 min SD

数据通路定义了输出

控制器

控制信号：音产生


(比较器) 由外输入决定数据

状态机产生同步时序

有非常显然时序特征，受内输入影响

6.9 复杂同步时序电路设计举例

4. 码表设计




按键操作符号	功能
START	4位BCD码计数器初始化为0并开始计数
STOP	计数器停止计数
COMP/Store	比较计时值与原存储值大小，并存最小值
RESET	重置最小计时值99.99
TM	4位BCD码计数器
SD	4位BCD码计时值存储器

6.9 复杂同步时序电路设计举例

4. 码表设计


数据通路输出操作、状态生成与控制及状态信号

操作或状态	控制或状态信号	为1或0时的含义
$TM \leftarrow (0000)_{BCD}$	RSTM	1: TM复位为0(同步/异步) 0: TM不复位
$TM \leftarrow (TM+1)_{BCD}$	ENTM	1: TM+1计数 0: TM的值保持不变
$SD \leftarrow (99.99)_{BCD}$	UPDATE LSR	0: SD选择加载初值 99.99 1: SD加载数值, 0:SD不加载
$SD \leftarrow TM$	UPDATE LSR	1:SD选择加载较小的计时值 1:SD加载数值, 0:SD不加载
TM与SD比较(计数值与存储值比较)	ALTB(输出值)	1: $TM < SD$ 0: $TM \geq SD$



6.9 复杂同步时序电路设计举例

4. 码表设计



码表输入输出及寄存器



按键操作符号	功能	类型
START	4位BCD码计数器初始化为0并开始计数	输入
STOP	计数器停止计数	输入
COMP/Store	比较计时值与原存储值大小，并存最小值	输入
RESET	重置最小计时值99.99	输入
TM	4位BCD码计数器	
SD	4位BCD码计时值存储器	

操作或状态	控制或状态信号	为1或0时的含义
$\text{TM} \leftarrow (0000)_{\text{BCD}}$	RSTM	1: TM复位为0(同步/异步) 0: TM不复位
$\text{TM} \leftarrow (\text{TM}+1)_{\text{BCD}}$	ENTM	1: TM+1计数 0: TM的值保持不变
$\text{SD} \leftarrow (99.99)_{\text{BCD}}$	UPDATE LSR	0: SD选择加载初值 99.99 1: SD加载数值, 0:SD不加载
$\text{SD} \leftarrow \text{TM}$	UPDATE LSR	1:SD选择加载较小的计时值 1:SD加载数值, 0:SD不加载
TM与SD比较(计数值与存储值比较)	ALTB(输出值)	1: $\text{TM} < \text{SD}$ 0: $\text{TM} \geq \text{SD}$

控制 不是输出



6.9 复杂同步时序电路设计举例

4. 码表设计




6.9 复杂同步时序电路设计举例

4. 码表设计




6.9 复杂同步时序电路设计举例

4. 码表设计



操作或状态	控制或状态信号	为1或0时的含义
$TM \leftarrow (0000)_{BCD}$	RSTM	1: TM复位为0(同步/异步) 0: TM不复位
$TM \leftarrow (TM+1)_{BCD}$	ENTM	1: TM+1计数 0: TM的值保持不变
$SD \leftarrow (99.99)_{BCD}$	UPDATE LSR	0: SD选择加载初值 99.99 1: SD加载数值, 0:SD不加载
$SD \leftarrow TM$	UPDATE LSR	1:SD选择加载较小的计时值 1:SD加载数值, 0:SD不加载
TM与SD比较(计数值与存储值比较)	ALTB(输出值)	1: $TM < SD$ 0: $TM \geq SD$



如何体现


现态 $y_2y_1y_0$	次态/输出 ($y_2^{n+1}y_1^{n+1}y_0^{n+1}/z_1...z_n$)													
	RESET		START		STOP		CSS		TSL		LSR	ENTM	RSTM	WS
000	0	1	0	1	0	1	0	1	0	1	0	0	0	0
001											1	0	0	0
010			0	1	0	1					0	0	1	0
011					0	1	1	0			0	1	0	0
100			1	0	0	1	0	1			0	0	0	0
101									1	1	0	0	0	0
110											1	0	0	1
111			1	1	0	1					0	0	0	0

*WS就是前面的UPDATE

没条件也要等

6.9 复杂同步时序电路设计举例

4. 码表设计




现态 $Y_2Y_1Y_0$	次态/输出 ($y_2^{n+1}y_1^{n+1}y_0^{n+1}/Z_1...Z_n$)										LSR	ENTM	RSTM	WS
	RESET		START		STOP		CSS		TSL					
	0	1	0	1	0	1	0	1	0	1				
000	000	001									0	0	0	0
001	010										1	0	0	0
010			010	011							0	0	1	0
011					011	100					0	1	0	0
100			100	010			100	101			0	0	0	0
101									111	110	0	0	0	0
110	111										1	0	0	1
111			111	010							0	0	0	0

*WS就是前面的UPDATE

$$\begin{aligned}
 D_2 &= \overline{y_2}y_1y_0STOP + y_2\overline{y_1}y_0START\overline{CSS} + y_2\overline{y_1}y_0CSS + y_2\overline{y_1}y_0(\overline{TSL} + TSL) \\
 &+ y_2y_1\overline{y_0} + y_2y_1y_0\overline{START} \\
 &= \overline{y_2}y_1y_0STOP + y_2\overline{y_1}y_0START\overline{CSS} + y_2\overline{y_1}y_0CSS + y_2\overline{y_1}y_0 + y_2y_1\overline{y_0} + y_2y_1y_0\overline{START} \\
 D_1 &= \overline{y_2}y_1y_0 + y_2\overline{y_1}y_0 + y_2y_1\overline{y_0}STOP + y_2\overline{y_1}y_0START\overline{CSS} + y_2\overline{y_1}y_0 + y_2y_1\overline{y_0} \\
 D_0 &= y_2\overline{y_1}y_0RESET + y_2\overline{y_1}y_0START + y_2y_1\overline{y_0}STOP + y_2\overline{y_1}y_0CSS + y_2y_1\overline{y_0} \\
 &+ y_2\overline{y_1}y_0\overline{TSL} + y_2y_1y_0\overline{START}
 \end{aligned}$$

6.9 复杂同步时序电路设计举例

4. 码表设计



现态 $y_2y_1y_0$	次态/输出 ($y_2^{n+1}y_1^{n+1}y_0^{n+1}/Z_1...Z_n$)													
	RESET		START		STOP		CSS		TSL		LSR	ENTM	RSTM	WS
	0	1	0	1	0	1	0	1	0	1				
000	000	001									0	0	0	0
001	010										1	0	0	0
010			010	011							0	0	1	0
011					011	100					0	1	0	0
100			100	010			100	101			0	0	0	0
101									111	110	0	0	0	0
110	111										1	0	0	1
111			111	010							0	0	0	0

*WS就是前面的UPDATE

$$LSR = \overline{y_2} \overline{y_1} y_0 + y_2 y_1 \overline{y_0}$$


$$ENTM = \overline{y_2} y_1 y_0$$

$$RSTM = \overline{y_2} y_1 \overline{y_0}$$

$$WS = y_2 y_1 \overline{y_0}$$



6.9 复杂同步时序电路设计举例


4. 码表设计



6.9 复杂同步时序电路设计举例

4.码表设计





第四部分完